Quad-SPI带来快速并行数据传输

串行外设接口(SPI)标准是有史以来用于并行双向通信的最成功的芯片对芯片标准之一。该标准坚持将此数据作为提取/向组件提供数据的中等数据速率标准，甚至在一些最先进的组件中使用。从数据提取到配置，SPI总线可以完成很多工作。总线在PCB中实现也非常简单，包括在同一总线上有多个外设的电路板中。

尽管SPI总线已经非常成功，但它的变化允许在PCB中实现更复杂的实现。在一些高级系统(包括高密度系统)中可以看到的基于spi的较大总线之一是四spi总线。该总线是SPI的变体，遵循标准SPI总线中使用的许多相同的实现规则。本文将简要介绍如何在电路板中实现总线，包括具有多个外围设备的总线。

什么是四SPI?

四SPI总线是标准SPI总线的扩展，有四个I/ o双向工作。最初的SPI总线开发是为了用更快的单端双向接口取代较慢的并行总线。四SPI总线本质上通过增加额外的I/ o使标准SPI总线再次并行。

四SPI总线的实现与标准SPI总线非常相似。有一个或多个可选的芯片选择引脚(CS)，可用于切换外围接口的ON和OFF。还有一个源同步时钟控制总线上的计时，总线具有必须遵守的设置和保持时间。最后,公交车也是推拉式的，因此它可以有快速的边缘速率和中等快的数据速率，用于芯片之间的通信。带有引脚名称的示例实现如下所示。

带有引脚名称的四spi总线拓扑结构。

请注意，还有另一个标准的缩写QSPI，称为队列spi。这两个接口是不同的。队列spi标准通常用于与闪存进行通信。这可能会更令人困惑，因为一些处理器将允许单个QSPI接口以四组模式或队列模式操作!确保阅读组件数据表，以确定接口可以操作的模式。

PCB上的Quad-SPI

在PCB上，quadi -SPI的实现基本上与标准SPI相同，但多了两条线。遵循相同的设置和保持时间、时钟路由和系列终止指南。最后一点很重要，因为4 - spi接口不受阻抗控制，上升时间将取决于总总线电容。为了减少边缘过渡上的电磁干扰和串扰，小串联电阻(约22欧姆)在驱动侧可以用来减缓边缘过渡。

在PCB中实现quad-SPI需要遵循的其他一些基本准则包括:

• 只传送地面信号
• 如果需要信号转换，使用拼接通道和地面倾倒需要
• 使时钟痕迹稍宽，以减少他们的电感
• 在四spi线和其他迹线之间使用足够大的间距以减少串扰

谁在使用quadi - spi ?

目前，使用quadi - spi总线在多个I/O引脚上进行并行数据传输的设备数量有限。市场上的一些asic包括内置在芯片中的总线。然而，它在处理器中不太常见，因为市场上的许多处理器选项仍然是建立在旧的硅上，并且这些总线的实现在经济上并不是一个强大的驱动程序来更新使用四spi总线的旧芯片设计。但是，有些版本支持固件单片机它允许使用两个额外的I/ o作为四spi总线的一部分，但它可能以较低的数据速率运行。

虽然总线没有被添加到较旧的处理器中，但可以很容易地在实例中实例化它FPGA．与许多其他接口一样，FPGA供应商提供的IP可用于构建包含四spi接口的FPGA核心。一些较新的参考设计正在采用这种方法，如果更多的传统处理器将开始实现四spi总线作为标准特性，还有待观察。

当您需要在PCB中放置组件和路由四spi总线时，请确保您使用了完整的设计工具集OrCAD从节奏来制作电路板。OrCAD囊括了业内最优秀的人才PCB设计和分析软件，配有一组原理图捕获功能，PSpice中的混合信号模拟，以及强大的CAD功能等等。

订阅我们的通讯获取最新信息。如果您想了解更多Cadence如何为您提供解决方案，和我们的专家团队谈谈吧．